Si pensabas que la arquitectura Zen 5 recién se estaba acomodando en el mercado, preparate, porque en el mundo del hardware no hay descanso. Las primeras filtraciones creíbles de la próxima generación de AMD ya están entre nosotros. Apareció en la base de datos de Geekbench un Engineering Sample (ES) que, según todos los datos técnicos que pudimos cruzar, pertenece a la familia “Medusa Point”, el nombre en código para las futuras APUs móviles basadas en la arquitectura Zen 6.
Como analista, te digo que ver un chip en esta etapa tan temprana (apuntado para 2027) es fascinante no por los puntajes de rendimiento bruto, sino por la topología del silicio que nos deja entrever. Vamos a desarmar los datos técnicos de este procesador para entender qué nos está preparando AMD para el futuro de las notebooks.
La configuración: 10 núcleos y el misterio del diseño híbrido
El procesador filtrado, identificado con el OPN (Ordering Part Number) 100-000001713-31_N, se presenta con una configuración de 10 núcleos y 20 hilos. Si venís siguiendo de cerca los lanzamientos de AMD, sabés que una configuración de 10 núcleos en el segmento móvil no es casualidad; es una estructura que ya vimos debutar con la familia Strix Point (como el Ryzen AI 9 365) y que se mantendrá en Gorgon Point.
Aunque Geekbench todavía no tiene la capacidad de diferenciar la arquitectura interna de este ES, la lógica técnica nos dicta que estamos frente a un diseño híbrido. Al igual que sus predecesores, que usan una combinación de núcleos Zen 5 y Zen 5c (por ejemplo, 4 + 6), es prácticamente un hecho que este chip Medusa Point utilizará una mezcla de núcleos Zen 6 de alto rendimiento y núcleos Zen 6c optimizados para la densidad y eficiencia energética.
El salto en la caché L3: La verdadera confirmación de Zen 6
Acá es donde la filtración se pone realmente jugosa y donde confirmamos que no estamos ante un refrito de Zen 5. El registro muestra que este chip cuenta con 10MB de caché L2 y unos masivos 32MB de caché L3 (sumando un total de 42MB).
Para ponerlo en perspectiva y compararlo con la generación anterior:
- En las APUs Strix Point de 10 núcleos, AMD nos entregaba 24MB de caché L3.
- Este nuevo chip Medusa Point eleva esa cifra a 32MB, lo que representa un aumento directo del 33.3% en la caché de nivel 3.
Mi análisis técnico: Este dato es la prueba irrefutable de que estamos ante Zen 6. En las arquitecturas móviles actuales de AMD, no existe forma de tener 10 núcleos compartiendo 32MB de caché L3 en un solo CCD (Core Complex Die) estándar. Los chips como Fire Range (desktop-on-laptop) tienen 32MB por CCD, pero no pueden alojar 10 núcleos en uno solo. Este rediseño en la jerarquía de memoria y la distribución de los núcleos dentro del silicio nos indica que AMD hizo cambios arquitectónicos profundos en Zen 6 para unificar o reestructurar el acceso a la caché en configuraciones híbridas.
Plataforma Plum-MDS1 y eficiencia energética
El benchmark identifica al sistema como “AMD Plum-MDS1”. Si cruzamos esto con los manifiestos de envío de NBD Data, “Plum” hace referencia directa a la plataforma de pruebas para el nuevo socket FP10 BGA, el estándar de empaquetado que AMD usará para la próxima generación de motherboards de notebooks. A su vez, “MDS1” es la nomenclatura interna para el silicio Medusa más grande (se rumorea que habrá un “MDS2” más pequeño, siguiendo la lógica de Strix y Krackan Point).
Otro dato vital es que los registros de envío confirman que este chip tiene un TDP de 28W. AMD sigue apostando fortísimo al segmento de las thin-and-light (notebooks ultradelgadas). Lograr meter 10 núcleos Zen 6 con 42MB de caché total en un envolvente térmico de 28W habla maravillas del nodo de fabricación que planean usar (probablemente un proceso avanzado de TSMC de 3nm o inferior).
Frecuencias de reloj: Calma con el hype
Si mirás el benchmark, vas a notar frecuencias bajísimas: un reloj base de 2.4 GHz y promedios de 1.4 GHz a 2.0 GHz durante la prueba. No te asustes ni saques conclusiones de rendimiento con esto. Es el comportamiento de manual de un Engineering Sample en fase temprana o “A0”. En estas etapas de validación de silicio, los ingenieros de AMD bloquean los multiplicadores a frecuencias bajas para probar la estabilidad de la arquitectura, el IPC (Instrucciones Por Ciclo) y el controlador de memoria, no para romper récords de velocidad.
Aunque falta mucho para 2027, que es cuando se espera que Medusa Point llegue al mercado, esta filtración nos marca el norte de AMD: la arquitectura híbrida llegó para quedarse en portátiles, y el enfoque principal de Zen 6 estará en engordar la memoria caché L3 para alimentar mejor a los gráficos integrados de próxima generación (posiblemente basados en RDNA 4 o superior) y a las NPU integradas para inteligencia artificial, todo manteniendo a raya el consumo en 28W.
Fuentes
