TSMC es, actualmente, el mayor fabricante de Chips del mundo, sean procesadores como SoCs o GPUs, la variedad de clientes y la coplejidad de su trabajo es total, así que deben mantenerse al día e innovar permanentemente.
Esto implica desarrollar los futuros procesos de fabricación. He aquí un problema: Se ha llegado a tal punto de miniaturización que todo esto se vuelve cada vez más y más difícil.
A16 vendría a ser un proceso de 16 Armstrong, ya hemos dejado atrás los nanómetros porque 1 nanómetro son 10 angstroms, y ya estamos en un tamaño donde la materia se comporta de forma caótica y más del lado de la mecánica cuántica que de la física de Einstein, así que no es raro que las ventajas que se obtienen sean cada vez menores, pero se sigue necesitando más densidad, el roadmap es el siguiente (comparando con los anteriores):
| Advertised PPA Improvements of New Process Technologies Data announced during conference calls, events, press briefings and press releases |
|||||||||
| Compiled by AnandTech |
TSMC | ||||||||
| N3 vs N5 |
N3E vs N5 |
N3P vs N3E |
N3X vs N3P |
N2 vs N3E |
N2P vs N3E |
N2P vs N2 |
A16 vs N2P |
||
| Power | -25% -30% |
-34% | -5% -10% |
-7%*** | -25% -30% |
-30% -40% |
-5% -10% |
-15% -20% |
|
| Performance | +10% +15% |
+18% | +5% | +5% Fmax @1.2V** |
+10% +15% |
+15% +20% |
+5 +10% |
+8% +10% |
|
| Density* | ? | 1.3x | 1.04x | 1.10x*** | 1.15x | 1.15x | ? | 1.07x 1.10x |
|
| HVM | Q4 2022 |
Q4 2023 |
H2 2024 |
H2 2025 |
H2 2025 |
H2 2026 |
H2 2026 |
H2 2026 |
|
*Chip density published by TSMC reflects ‘mixed’ chip density consisting of 50% logic, 30% SRAM, and 20% analog.
**At the same area.
***At the same speed.
En este genial cuadro de Anandtech vemos lo poco que suma un proceso sobre el otro, sin embargo, no hay forma de hacer saltos más grandes hoy en día, hemos llegado a un límite, lo cruzamos ya varias veces y encontramos cada vez más complicaciones.
N2P y A16 llegarán para 2026, como siempre lo más probable es que el primer cliente de todos estos nodos sea Apple, dependiendo qué decida elegir y qué saltos dar, pero la llegada a los 3nm desaceleró la carrera de miniaturización y le abrio la puerta al uso de nuevos materiales con tal de evitar los saltos cuánticos de los electrones entre cada transistor, además la calidad de producción baja y de cada waffer se producen cada vez menos procesadores útiles.
En estos tamaños es muy fácil equivocarse.
Via Anandtech
